2021-12-02 14:28发布
在版图中在EM中基板设置中添加过孔hole和在外面选取VIA有什么区别？
能描述一下外面选取VIA的详情吗？在substrate设定中hole和via只是层的定义名称，都可以按照金属化孔进行EM仿真，没有严格区分。
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.rfask.net/data/attach/logo/logo.png', '推荐 MWRF会议提问 的问题《在版图中在EM中基板设置中添加过孔hole和在外面选取VIA有什么区别？》','https://www.rfask.net/q-553.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
能描述一下外面选取VIA的详情吗？在substrate设定中hole和via只是层的定义名称，都可以按照金属化孔进行EM仿真，没有严格区分。
一周热门 更多>